Continuamos exponiendo a detalle las funcionalidades de los puertos de I/O.
En la tabla 2.2 se muestran los registros asociados
a PORTA
Tabla 2.2:Registros
asociados a PORTA
PORTB es un puerto de 8 bits bidireccional, el registro
de direccionamiento de datos correspondiente es TRISB. Un ‘1’ en el registro
TRISB habilita el pin como entrada poniéndose en alta impedancia el
correspondiente driver de salida. Por otra parte un ‘0’ en TRISB coloca el contenido del latch de salida
en el pin correspondiente, es decir se habilita el pin como salida.
Las funciones de PORTB se multiplexan mediante los
recursos de interrupción externa, USART, el módulo CCP y la entrada - salida de
reloj TMR1.
Cada pin de PORTB posee resistencias “pull-up” capaces de
drenar 200 µA típicamente. Para habilitar dichas resistencias de pull-up se
requiere poner a cero el bit 7 RBPU del registro OPTION. Cuando PORTB se
habilita como salida, automáticamente se deshabilitan las resistencias de
pull-up o cuando se produce un reseteo al energizar (Power On Reset).
Los pines RB<7:4> cuentan con una interrupción
por cambio de estado, esto aplica a los pines configurados como entrada. Esta
interrupción funciona de la siguiente manera: los valores de entrada de RB<7:4>
son comparados con los valores almacenados de la última lectura de PORTB
mediante una operación de O lógica, si un cambio es detectado en el estado en
algún pin, se genera la interrupción a través de RBIF (bit 0 del registro INTCON).
Esta interrupción puede despertar al PIC del estado
de hibernación. Para atender, procesar y eventualmente deshabilitar esta
interrupción, el usuario deberá acceder a la rutina de interrupción de servicio
(de la cual se hablará más a detalle en próximas prácticas) mediante una de las
siguientes opciones.
Cabe mencionar que esta interrupción junto con el
recurso de resistencias pull-up, resultan particularmente interesantes cuando
se desean implementar aplicaciones que requieran teclados.
A continuación se muestran los diagramas a bloques de
cada pin de PORTB
Figura: 2.9 Diagrama a bloques de
RB0/INT
Figura: 2.10 Diagrama a bloques de
RB1/RX/DT
Figura: 2.11 Diagrama a bloques de
RB2/TX/CK
Figura: 2.12 Diagrama a bloques de
RB3/CCP1
Figura: 2.13 Diagrama a bloques de
RB4/PGM
|










No hay comentarios:
Publicar un comentario
Todos tus comentarios y aportaciones son bienvenidas en este sitio.